

# SEMICONDUCTOR MEMORY DEVICE

Patent Number:

JP1128296

Publication date:

1989-05-19

Inventor(s):

SHIBATA SHINTARO; others: 02

Applicant(s)::

NIPPON TELEGR & TELEPH CORP

Requested Patent:

☐ JP1128296

Application Number

Application Number: JP19870287058 19871113

Priority Number(s):

IPC Classification:

G11C11/34

EC Classification:

Equivalents:

#### **Abstract**

PURPOSE:To make an operation faster and to reduce energy consumption by constituting an arithmetic circuit with the combination of an exchanging circuit to exchange signals between a pair of bit lines and a sense circuit.

CONSTITUTION:A logical operation is carried out by combining an operation to select the input voltage of a sense circuit 508 from a pseudo signal voltage corresponding to the output signal voltage of a memory cell 530 and writing data, and an operation to select the impressing voltage of the memory cell 530 for data writing from the voltage appearing to the common output joint of the sense circuit 508 and a restoring circuit 509 or from the voltage appearing to the common compensating output joint at the time of operation. Further, a MOS transistor (TR) for the selection is switching-operated, and the high-speed logical operation is attained. In addition, after the signal voltage is outputted from the memory cell 530 to the sense circuit 508, a bit line BL and the sense circuit 508 are separated until an operation result is written to the memory cell 530. Thus, the operation can be made faster, and the energy consumption can be reduced.

Data supplied from the esp@cenet database - I2



## ⑲ 日本 因 特 許 庁 (JP)

⑩特許出顧公開

# 母 公 開 特 許 公 報 (A) 平1 - 128296

@Int\_Cl\_4

識別記号

庁内整理番号

❸公開 平成1年(1989)5月19日

G 11 C 11/34

371

Z-8522-5B

審査請求 未請求 発明の数 1 (全19頁)

❷発明の名称 半導体記憶装置

②特 願 昭62-287058

❷出 願 昭62(1987)11月13日

⑫発 明 者 柴 田 信 太郎 東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会社内

**郊発 明 者 大 友 祐 輔 東京都千代田区内幸町1丁目1番6号 日本電信電話株式** 

会社内

⑫発 明 者 山 田 順 三 東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会社内

⑪出 顋 人 日本電信電話株式会社 東京都千代田区内幸町1丁目1番6号

⑫代 理 人 弁理士 玉蟲 久五郎 外2名

明 紐 奪

1. 発明の名称 半導体記憶装置

## 2.特許請求の範囲

(3) 前記メモリセルに記憶されているデスティネーションデータを前記演算回路に属するセンス回路を経て行うと共化、登込みデータに相当する疑

似信号を該センス回路に出力する手段を具備する ことを特徴とする特許請求の範囲第1項の半導体 記憶装置。

(3) 前記データレジスタを第2のメモリアレイに 置き換えたことを特徴とする特許請求の範囲第1 (記載) 項の半導体記憶基盤。

## 3. 発明の詳細な説明

### 〔従来の技術〕

液算回路を搭載した半導体記憶要性としては、 従来第3図に示すようなデュアルポートメモリが あつた(例えば、日経エレクトロニクス1986.3。 24. PP243~PP264 に記載)。 第3図の 従来のデ ユアルポートメモリの主要部分を示す回路図であ る。図において外部とのデータ入出力の単位とな る1ワードを1ビットで構成した例である。デュ アルポートメモリは、ランダムアクセスメモリ R AM 部とシーリアルアクセスメモリ(Serial Access Memory)SAM 部、そして両者を電気的に接続また は切離すトランスフア・ケート部103から構成さ



特別平 1-128296(2)

nz-

RAM部 101 は、通常、メモリセル 107 M(p,q) ; (p=1,…,P), (q=1,…,Q), をもつたメモリ アレイ 106、ロウ選択回路 117、 RAM部コラム選択 回路 108、入出力パッファ 109 等から構成される。 図に示す従来例では、RAM部コラム選択回路108と BAM 部入出力パッファ 109 の中間に演算回路 110 を付加した構成を採つている。ワード観WL(q); (q=1,…,Q)(以下原則としてWLと配す)はメ モリセル選択信号を伝送する額路、ピット額BL (p); (p=1,···,P) (以下 BL と配す) はメモリ セル 107 からの鋭出しデータまたはメモリセル二 1070 44込みデータに対応した信号を伝送する線 路である。メモリセルアレイ 106 は、データを配 憶するメモリセル 107 を上配ワード線 Wb とピツ ト級BLの交点毎に一定の規則で配置することに よつて構成される。 RAM 部 データバス 111 は、 R AM 部コラム選択回路 108 と預算回路 110 を接続す るデータ伝送路である。ロウ選択回路 117 は、外 部入力されたXアドレスに基づいて複数のワード

3

SAM 部 102 は、データレジスタアレイ DR(p); (p=1,…,P) 120、SAM 部コラム選択回路 122、 アドレスポインタ 123 、入出力パッフア 124 等か ら榊欣される。データレジスタアレイ 120 は、デ ータレジスタをワード線に平行になる方向に配置 (7/23) して構成され、シリアルボート 105 からのアクセ ス時に一速の説出しデータまたは番込みデータを 一時的に書える回路として用いられる。アドレス ポインタ 123 は、データ脱出しまたは咎込みの対 象となるデータレジスタ 121 のアドレスを内部発 生する回路であり、発生アドレスは外部入力され た初期値とシリアルクロツク psc のトグル (HIGH レベルとLOW レベルを繰返し切り換えること)数 で決まる。 SAM 部データパス 125 は、 SAM 部コラ ム選択回路 122 と入出力パッファ 124 を接続する データ伝送路である。 SAM部コラム選択回路 122 は、アドレスポインタ 123 で指定されるアドレス **に基づいて、複数のデータレジスタ 121 の中から** ー個のデータレジスタを選択し、 BAM 部データバ ス 125 に接続する回路である。


級WLの中から1本を選択し、 メモリセル選択信 号を出力する回路である。また、RAM部コラム遊 択回路 108 は、外部入力された Y アドレスに基づ いて複数のピット級BLの中から1本を選択し、R AM 部データバス 111 に接続する回路である。 RAM 部 101 に設けられた資算コードデコーダ 112 は、 外部入力された演算コードをデコードし、論理演 算の別を示す信号として演算回路 110 に出力する 同路である。 演算回路 110 には、入出力パッファ 109 を介して外部入力されたソースデータと、 B AM 部データバス 111 を介して内部入力されたデス ティネーションデータに対して、論理演算を実行 し、演算結果を RAM 部データバス 111 に出力する 回路である。 淑算回路 110 の動作は、外部入力ま たは内部生成された海箅回路制御信号によつて制 御される。すなわち、制御信号の与え方により、 演算回路 110 化上述の演算を行わせることも、ま た論理演算とは別に RAM 部データバス 111 と入出 カパツファ 109 を電気的な接続状態または切離し 状態に切換え側御するととも可能である。

トランスファ・ゲート部 103 は、トランスファ・ゲート 131 をピット線毎にワード線方向に並行に配盤して構成される。各トランスファ・ゲート 131 は、外部入力または内部生成された制御クロック信号をDTを用いて、海通状態または非海通状態に切換え制御される。トランスファ・ゲートアレイ 130 が海通状態の時、 BAM 部 101 と SAM 部102 は電気的に接続された状態となり、 同一ワード線上の各メモリセルM (p,q) 107 は、対応するデータレジスタ DR(p) 121 との間で一括してデータ転送が可能である。

なお、メモリセルアレイ 106、 データレジスタ 121 の 存成により、 ピット 憩 B L を 対 に して 用 い 相 補 信 号 ( HI GHI レベルと LOW レベルが 対 と なつ た 信 号 ) を 伝送させる 場合 が あ り、 この 枠 成 を 用 い る 場合 は RAM 部 データバス 111 も 相 初 信 号 を 伝 送 で きる よ り に 対 枠 成 と する ことが 多い。 SAM 部 データバス 125 も 同 様 で ある。

次に、この半海体記憶装置の論理演算時の動作 説明を行う。一例としてメモリセル 107 M (2.3)

<del>-610-</del>



にはソースデータが配婚されており、メモリセル 107 M (3,1) にはデスティネーションデータが記 惚されているものとする。 ことで、デスティネー ションデータとは、論理資算を実行することによ り記饭していた値(2値データの場合は、値\*0\* または"1")が演算結果の値に置き換えられるデ ータのことであり、デスティネーションデータが 記憶されているメモリセルのフドレスをデステイ ネーションアドレスと呼ぶことにする。一方、ソ ースデータは、演算の前後でその値は不変であり、 ソースデータが記憶されているメモリセル 107 の アドレスをソースアドレスと呼ぶことにする。ま た、外部入力された演算コードは、演算コードデ コーダ 112 によつて、デコードされ論理演算の別 を示す信号として、演算回路 110 に出力されてい るとする。

(1-1)ソースアドレスを構成するX およびY アドレスの内、X アドレスをロウ選択回路 117 に 外部入力し、かつY アドレスを RAM部コラム選択 回路 108 に外部入力する。これにより、ソースデ

デコーダ 112 から出力される論理微算の別を示す 信号に逃づいて、内部入力されたデスティネーションデータと外部入力されたソースデータに対し て論理演算を実行する。演算結果は、 BAM部デー タパス 111 上に出力ざれる。

(1-5) 液算結果の出力時において、デスティネーションアドレスを構成する X および Y アドレスの内、 X アドレスをロウ選択回路 117 に外部入力し、かつ Y アドレスを RAM部コラム選択回路 108 に外部入力する。 これにより、 デスティネーションデータが配送されていたメモリセル M (3.1) に 演算結果を書き込むことができる。

すなわち、従来の半導体配憶装置ではデステイネーションデータの読出しステップと演算結果の登込みステップで外部入力されるアドレスを変化させる必要がなく、リード・モデイフアイ・ライトという一連のメモリ動作で実行可能である。そのため、ソースデータの読出し、演算結果の書込みという3ステップで構成された論理演算を、半導体配億装

ータが配位されたメモリセルM (2.3) が選択される。 この時、外部入力または内部発生した演算回路制御信号により、 BAM部データパス 111 と入出力パツフア 109 は電気的な接続状態にあり、メモリセル M (2.3) 内のソースデータは BAM部データパス 111、入出力パツフア 109 を介して外部出力される。

(1-2) デスティネーションアドレスを構成する X かよび Y アドレス内、 X アドレスを ロウ選択 回路 117 に外部入力し、かつ Y アドレスを BAM 部コラム選択回路 108 に外部入力する。 これにより、デスティネーションデータが記憶されたメモリセル(3,1) が選択される。 との時、 メモリセル M (.3,1) 内のデスティネーションデータは、餃み出されて BAM 部データパス 111 を介して演算回路 110 に内部入力される。

(1-3)上記(1-1)で外部出力したソースデ (回路) - タを、入出力ペッファ 109 を介して、演算で10 に外部入力する。

(1-4) 演算回路 110 を動作させ、演算コード

8

個の外部からはソースデータの外部配出しステップとリード・モディファイ・ライトという2ステップだけで実行できる。これにより、1回の論理
波算に伴うメモリアクセス回数の低減が図られ、
論理演算のスループット向上に寄与できた。しかし、演算を1ワードすなわちこの例では1ビット
プラントを大幅に改善するには至らなかつた。

上記のどとを従来技術の問題点を解決するため、 同一ワード線上のメモリセル 107 に記憶されたデ スティネーションデータを一括してデータレジス タアレイ 120 にセットされたソースデータと論理 演算可能なデュアルポートメモリを発明し、別途 出願準備中である。この発明は、第4 図に示す。

第4図は第3図の基礎の改良の回路図である。 すなわち、並列動作が可能な演算回路 211 を複数 搭載し、その各々がデータレジスタ 121 に対応し て配置することを主要を特徴としている。図に示 すデュアルポートメモリは、外部とのデータ入出 力の単位となる1ワードを1ビットで構成した例



特開平 1-128296(4)

であり、第3図に示す従来例においてトランスファ・ゲート部 103 を演算部 209 に置き換えた構成に相当する。

第4図に示すデュアルポートメモリの榕成は、 演算コードデコーダ 212 と演算回路 211 の配置を 除いて、第3図に示す従来のデュアルポートメモ りの構成と同様である。演算部 209 は、ワード線 WL方向に複数配置された演算回路アレイ 210 と とれらの演算回路 211 で共通化された演算コード デコーダ 212 から構成される。なお、各演算回路 211 は、前例のトランスフア・ゲートアレイ 180 の機能を兼ね備えており、外部入力または内部生 成した創御クロツク信号øptを用いて、 BAM部101 と SAM 部 102 を 電気的 な 接続 状態 ま た は 切離 し 状 態に切換え制御することも可能である。 RAM部101 と 8AM部 102 が電気的な接続状態にある時、同一 ワード顔上の各メモリセル 107 は一括して対応す るデータレジスタ 120 との間でデータ転送が可能 である。

次に、第4図に示すデュアルポートメモリの改

11

にセットされたデータは、ソースデータとして各 演算回路 211 に入力される。

(2-3) デステイネーションアドレスに相当する X アドレスをロウ選択回路 107 に外部入力し、デステイネーションデータが記憶された同一ワード級 W L 上のメモリセル 107 M (p,3) を選択する。 Y アドレスは、指定する必要がない。 C の時、選択メモリセル M (p,3) に記憶された各データはデスティネーションデータとして、各演算回路 211 に入力される。

(2-4) 演算回路 211 を並列動作させ、演算コードデコーダ 212 から出力される論理演算の別を示す信号に基づいて、メモリセル 107 から入力されたデスティネーションデータとデータレジスタ 121 から入力されたソースデータに対して一括して論理演算を実行する。演算結果は、演算回路211 毎に各ピット級 B L 上に出力される。

(2-5)液算結果の出力時において、デスティネーションアドレスに相当するXアドレスを外部入力するととにより、デスティネーションデータ

算動作について説明する。一例として、ワード 
 W 
L(2) 上の各メモリセル 
M (p,2) ; (p=1,…,P) 
 にはソースデータが配储されてかり、ワード 
 W 
L(3) 上の各メモリセル 
M (p,3) ; (p=1,…,P) 
 にはデスティネーションデータが配储されている 
ものとする。さらに、外部入力された演算コード 
は、演算コードデコーダ 
212 でデコードされてか 
り、論理演算の別を示す倡号として各演算回路211 
に供給されているものとする。

(2-1)ソースアドレスに相当するXアドレスをロウ選択回路 107 に外部入力し、ソースデータが記憶された同一ワード級WL上のメモリセル107を選択する。Yアドレスは指定する必要がない。

(2-2) 側御クロック信号 ØDT を用いて、 RAM 部 101 と SAM 部 102 を電気的な接続状態に切り換え、選択ワード 線 W L 上 の各メモリセル 107 に配位されたソースデータを一括して、データレジスタ 121 に転送する。しかる後、制御クロック信号 ØDT を用いて、 BAM 部 101 と SAM 部 102 を 低気的な切り離し状態に切り換える。データレジスタ121

12

が配復されていた同一ワード線 WL上の各メモリセルM(p.3); (p=1.…,P) に一括して演算結果を書き込むことができる。

上記動作説明から明らかなよりに、デスティネーションデータの説出した。 資籍結果の改せるであると、 外部入りのとでは、 ののでは、 ののでは、

第 5 図は従来の演算回路の回路図である。 NAN D ゲート 302 、 NORゲート 301 等の論理ゲートに

14



#### 特開平 1-128296(5)

切換え回路 304, 305 のスインチ回路を組み合わせ て排成することになる。 直流定電圧電源 307 の出 力包圧は B1 の方が B2 より高い。 Vs はデータレ ジスタ 121 にセツトされたソースデータに対応し た入力電圧であり、Vn はメモリセル 107 に記憶さ れたデスティネーションデータに対応した入力包 圧である。ソースデータに対応した電圧Vaは、デ ータレジスタ 121 によつて保持される。一方、デ スティネーションデータに対応した電圧Vpは、ラ ッチ回路 303 によつて保持される。また、Vw は論 理演算の演算結果に対応した出力電圧であり、演 算結果の書込み時にピット線 BLを介してデステ イネーションデータが記憶されていたメモリセル 107 に印加される。 切換え回路 304 は 3 個の トラ ンスフア・ゲート TG1~TG3 から構成されており、 演算時のデータの流れを制御する。切換え回路305 は、外部入力または内部生成した演算回路制御借 号により、3個のトランスフア・ゲートが同時に 2個以上導通状態にならないように創御される。

論理演算時には、以下の手順で切換え側倒される。 15

号に要求される論理振幅と直接整合させるととは 難しく、メモリセル出力信号電圧を一定の論理振 幅まで増稿する回路が必要になる。増幅回路に従 来の半導体記憶装盤で用いられてきたセンス回路 およびリストア回路を用いる場合について、デュ アルポートメモリへの適用例を第6図に示す。第 6 図は第5 図に示す演算回路周辺のコラム系回路 図である。図において、 550 はロウ選択回路、 554 は外部入力された演算コードのデコード回路、 552, 552'は制御クロック信号が回路である。 液 算回路 407 はピット線 BL・BL を対標成とし、デー タレジスタ 511 から出力されるソースデータ、メ モリセル 530 から出力されるデスティネーション データ、そして演算結果の伝送に相補倡号を用い ている点が第5図に示す演算回路 211 と異たる。 即ち、演算回路 407 は、第5 図中に示す論理ゲー ト、切換え回路を用いて同様に構成可能である。 また、第6図中MOSトランジスタQ11,Q12は、B AM 部 101 と 8AM 部 102 の接続、 切り離しを制御 するトランジスタであり、これらは第5図中の切

まず、トランスフア・ゲート TG1 が 導強 状態になり、メモリセル M (p.q) 107 からデータレジスタ DB (p) 121 ヘソースデータを転送する。 次に、トランスフア・ゲート TG2 が導通状態になり、メモリセル M (p.q) 107 に配位されたデスティをといる。 はなり セル M (p.q) 107 に配位されたデスティをといる。 はなり 大き 大き かん は ない 大き は ない 大き は ない 大き は ない でいました から 304 は 実行 する 論理 次子 の から される にない 大き リセル M (p,q) に なき 内容 を 配位 たい たい たい で 304 は 実行 する 論理 次子 の から 出た ない の 304 は 実行 する 論理 次子 の 別を 示す 信号に よい で 304 は 実行 し、 次算 コード デコーダ 212 から 出れる こ い 理 次年 の 別を 示す 信号 に ない ない る。 で 304 に ひき 込む 状況を示している。

さて、ダイナミック形メモリセルに代表されるように、メモリセル出力信号の論理振幅は、データレンスタの論理振幅に比べて、数分の1~数十分の1と小さい。その為、メモリセル出力信号の論理振幅を第5図に示すような演算回路の入力信

16

゙ データレジスタ 511 化セツトされたソースデー タとメモリセル 580 化配憶されたデステイネーシ ヨンデータとの論理演算は、以下の手順で実行す る。なお、データレジスタ 511 には、 RAM部 401 から RAM部 401 から SAM部 402 へのデータ転送に より、すでにソースデータがセットされているも のとする。まず、メモリセル 530 を選択し、記憶 データに対応した信号電圧をピット線 BL 上に出 力させる。次に、制御クロック発生回路 552 から 創御クロック信号 øn øp を操作し、センス回路405. リストア回路 408 の版で動作させる。 これにより メモリセル 530 出力信号電圧の増幅が行われる。 しかる後、演算回路制御信号を用いて演算回路407 を動作させると共化、演算結果に対応した演算回 路出力電圧をピット線 BL を介してデスティネー ションデータが記憶されたメモリセル 530 亿印加



#### 特財平 1-128296(6)

する。とれにより、同一ワード線上のメモリセル 530 に配ધされたデステイネーションデータに対 して一括して論理演算が行われ、その配復内容が 演算結果の値に促き換える。

#### (発明が解決しようとする問題点)

19

## [作用]

まず、1ビットのデータ間で行われる代表的な 論理演算を列挙し、その異理値表を第7図に示す。 図はデュアルポートメモリを想定したものであり、 Mは RAM部メモリセル 530 内の記憶データ、 R は 8AM部データレジスタ 511 にセットされたデータ を扱わす。下装において(院出し/都込み)は、 RAM部メモリセル 530 に対してデータ院出しまた る。 徒つて、 通常のメモリサイクル時間で放弃回路 407 を動作させることが難しくなるので、 彼 算回路を搭載する上で問題である。 また、 特に ダイナミック形メモリでは、 全消要 促力は ピット 級の 寄生容量 Cai'、 Cai' に対 する 充放 電 電流に強く 依存する。 従来技術で実現可能を 演算回路 407 には、上述のように 1 回の 液算に付き 阿一 ビット 級対 B L 、 BL を 2 回充放電するので消費 保力が 2 倍近く に増大してしまうという欠点がある。

#### [問題点を解決するための手段]

本発明の目的は、上述の問題点を解決するべく、 交換回路、センス回路と組合せて演算回路を構成す ることにより、演算の高速化と低消費電力化を図 つた半導体配像装置を提供することにある。

このため、 RAM 部のメモリアレイのビット線の 各々に、 演算回路と SAM 部のデータレジスタを従 既に接続してカラム 系回路を構成し、 酸メモリア レイと該演算回路の接続点に該演算回路に関し、 対ビット線間で信号を入れ換える交換回路を配置

20

は書込みを行り場合を要しており、通常のメモリ 動作のことである。また(CLRO),(CLR1)は、そ れぞれメモリセル 530 内データをデータ \* 0 \* \* 1 \* にクリアする操作を意味する。

次に、本発明の半導体記憶装置で用いる演算原 理について述べる。メモリセル 530 に配憶された データは、メモリセル 530 の出力信号をセンス国 路 508 で検出増幅することによつて確定される。 しかし、微小信号電圧の検出を行うセンス回路508 は高速動作が離しく、センス回路 508 の出力信号. を用いて論理演算を行う方法は原理的に高速化が 困難である。ところで、メモリセル 530 に配低さ れたデスティネーションデータとデータレジスタ 511 にセットされたソースデータで論理演算を行 い、メモリセル 530 に演算結果を費き込むという 一速の操作では、メモリセル 530 亿配億されてい たデータを知る必要はなく正しい演算結果がメモ リセル 530 に審き込まれることを保証すれば十分 である。とのととに狩目し、本発明の半導体配位 **装置では、メモリセル記憶データを用いる演算法** 

特期平 1-128296(7)

の代りに、以下に述べる第1または第2の操作を 選択実行する演算法を用いて高速な論理演算を可 ・能にしている。第1の操作は、メモリセル記憶デ ータの反転データをメモリセル 530 K.再び督き込 む操作である。第7四に、との操作を行り対象を 破解で示す。第2の操作は、図中に実験でその対 象を示すよりに、メモリセル 530 にデータ\*0\*ま たは"1"を容き込む操作である。上記2操作の選 択は、論理演算内容をよびデータレジスタ 511 上 のデータから一意に決まり、メモリセル 530 に記憶 されたデータを必要としない。一例として、メモ リセル 530 内配位データとデータレジスタ 511 上 のデータで NOB 演算を行い、メモリセル 530 に演 算結果を書き込む場合について以下に述べる。デ ータレジスタ 511 化データ "0" がセットされてい る場合、再審込み時に対ビット線BL, EL 間で信 号を入れ換え、メモリセル 530 に反転データを書 き込む。データレジスタ 511 にデータ\*1\*がセツ トされている場合、メモリセル 530 亿データ \*0\* を書き込む。この例からも明らかなように、本半

23

上配演算原理を用いた論理液質回路は、メモリセル出力信号電圧に相当する疑似信号電圧を全と、スロ路 508 に出力する回路、対ビット酸間で信号の入れ換えを行う交換回路 505、これらの回路を論理演算内容かよびデータレジスタ 511 等例の回路を設定れるデータに基づいて制御する 複算制御回路 506 をセンス回路 508 周りに付加することに知知 506 をセンス回路 508 周りに付加することに知知 506 を第1 図(s)に示す。第1 図(a)は、 RAM部 501 と 8AM部 502 から構成されるデュアルポートメモリに本発明を適用した例である。

RAM部 501 は、メモリセルアレイ 504、ロク選択回路 550、 RAM部コラム選択回路 551、制御クロック信号発生回路 552、ピット 線対 (BLと BL) 毎に配置された交換回路 505、 次算制御回路 506、 疑似信号電圧発生回路 507、 センス回路 508 およびリストア回路 509 から構成される。メモリセル530 およびダミーセル 531 は、例えば選択用 MOSトランジスタと電荷蓄積用やヤバシタCg の 2 案子で構成される。メモリセル 530 およびダミーセル

海体記憶装録では、メモリセル記憶データの反転 再書込みとデータ書込みを選択契行するととを資 **算原理にしている。従つて、論理演算時にセンス** 回路からメモリセル 530 の配像データを得ること は出来ないが、正しい演算結果がメモリセル 630 に昔き込まれるととは保証できる。ハードウェア 化した場合、論理演算回路に後述のようにセンス 回路 508 に少数の回路を付加するだけで実現でき、 センス回路 508 と祖み合わせて動作させることに より高速な論理演算が可能である。なお、半導体 記憶装置は主要に示す論理演算を全て備える必要 はなく、用途に応じて必要な演算だけを具備する。 例えば、 裂示画像の重ね合わせでは OR 演算だけ で十分であり、それに加えて AND 波算と NOT 波算 を具備すれば殆んどの論理操作が半導体配憶装置 上で可能になる。

#### 

(1) 第 1 図 (a) , (b) は本発明の第 1 , 第 2 の実施例のコラム系回路図である。

24

531 内キャパシタの一端は、一定電圧を供給する 直流電源に接続される。メモリセル 530 内キャバ シタC.には、ピット級 BLを介して HIGH または LOWの2レベル旭圧が印加され、電荷の充能また は放電が行なわれる。すなわち、メモリセル 530 は 蓄積 電荷の有無によつて 1 ピットのデータを配 憶する。ダミーセル 531 は、基準電圧を発生しセ ンス回路 508 に供給する回路である。なお、ダミ ーセル 531 内キャパシタCpの 容積 電荷量初期設定 手段については省略した。交換回路 505 は、対ビ ツト顔間で交差接続された MOSトランジスタ Q1 ~ Q4 から楔成される。 MOSトランジスタ Q1 ~ Q4 のゲートには演算制御回路 506 から制御クロッ ク信号 Pawap または制御クロック信号 Pawap が供 給されている。MOSトランジスタQ1 およびQ2仗、 制御クロツク倡号 Þawap が HIGH レベルの時に導 通状態、LOWレベルの時に非導通状態である。 MOSトランジスタQ3 およびQ4も同様な動作を行 うが、創御クロック借号 Pawap で創御されること が異なる。疑似信号配圧発生回路 507 は、信号 裔



として用いる直流定配圧電源 553、 これらの電源 とヒット顔 BL、BL との接続または切り離しを行 5 MOSトランジスタ Q5 と Q6 、そして Q5 と Q6か ら構成される。直流定電圧電源 553 はそれぞれ H IGHレベル電圧 VR, LOWレベル電圧 VL を供給す る。第1図回では、これらの電源を、対ビット級 BL, BL 毎に配置された疑似信号電圧発生回路507 間で共通化する構成を示している。淡箕制御回路 508 より、 MOS トランジスタ Q5 と Q6 の ゲート た は制御クロック信号 page, が供給されており、MOS トランジスタ Q5 と Q6 のゲートには 側御クロック 信号 ∮swa が供給されている。 MOSトランジスタ Q5 と Q6 は、 pswi が HIGH レベルの時共化海通 状態、LOWレベルの時共に非導通状態である。M 08トランジスタ Q5 と Q6 も同様であるが、 制御 クロック信号 ø swa で 側御 されることが異なる。 波算制御回路 506 は、論理改算の別を示す信号と データレジスタ 511 上のデータに対応した信号を 入力し、上述の制御クロック信号 PRYAP、 PRWAP。 φ<sub>8W1</sub> , φ<sub>8W2</sub> を出力する。 デコーダ回路 554 は外

ト級BLに接続され基準電圧を出力できる状態に なる。ピット級 BL には複数のメモリセル 530 と 少なくとも1個のダミーセル 531 が接続されるが、 本例の図では電気的にピット線に接続された状態 にあるメモリセル 530 の 1 個とダミーセル 531 の 1個だけを示した。 Cai Cua はピット線 BL, BLの 寄生容量であり、これらは容量値が等しくなるよ うに設計される。また、C<sub>BAI</sub> C<sub>BAI</sub> はセンス回路 508 およびリストア回路 509 の入出力節点の寄生 容量であり、これらは容量値が移しくなるよりに 設計される。 RAM部コラム選択回路 551 は、外部 から入力されたYTドレスに茹づいて一対のピツ ト線 BL, BJ, を選択し、 入出力パッファ 109 に接 統する回路である。すなわち、外部入力されたX およびYアドレスに悲づいてロウ選択回路 550 **お** よび RAM部コラム選択回路 551 で 1 個のメモリセ ル 530 が選択され、選択されたメモリセル 530 亿 対してデータ脱出しまたは外部入力データの書込 みが行なわれる。

SAM前 502 は、ビット線対 BL, BL 毎に配置さ

部入力された論理演算コードをデコードし、論理 演算の別を示す信号としてピット線対 BL ,  $\overline{BL}$  毎 に配置された演算側御回路 506 に供給する。センス回路 508 は、フリップ・フロップを構成する N-ch MO8 トランジスタ Q7 , Q8 から構成される。 側御クロック信号発生回路 552 は制御クロック信号  $p_N$  を上配 MO8 トランジスタ Q7 , Q8 の共通節点に、 割御クロック信号  $p_N$  を上配 MO8 トランジスタ Q7 , Q8 の共通節点に、 割御クロック信号  $p_N$  を上配 MO8 トランジス  $p_N$  ない  $p_N$  な

ロウ選択回路 550 は、 X デコーダとワードドライバで構成され外部入力された X アドレスに悲づいて一対のワード線 WL とダミーワード線 WL を選択する。選択ワード線 WL 上のメモリセル 530 は、電気的にピット線 BL に接続されデータ説出しまたは母込みができる状態になる。また、選択ダミーワード線 WL 上のダミーセル 531 は、電気的にピッ

2

れた一対のトランスフアゲート 510 とデータレジスタ 511、 そして 8AM部コラム選択回路 555 から構成される。一対のトランスフアゲート 510 は、MOS トランジスタ Q11・Q12 で構成されており、それぞれセンス回路 508 の入出力節点  $T_{SA}$  とデータレジスタ 511 の入出力節点  $T_{DR}$  の接続または切離し、 ならびにセンス回路 508 の相補入出力節点  $\overline{T}_{DR}$  の接続または切離し、 ならびにセンス回路 508 の相補入出力節点  $\overline{T}_{DR}$  の接続または切離しを行り。

制御クロック信号発生回路 552 は制御クロック

\*pot を MO8トランジスタ Q11. Q12 に供給し、MOSトランジスタ Q11. Q12 に供給し、MOSトランジスタ Q11. Q12 が導通状態の時、RAM部 501と8AM部 502 の間でデータ転送が行われる。データレジスタ 511 は一対の入出力節点 T<sub>DR</sub> および T<sub>DR</sub> に接続され、1 ピットのデータを配位する。SAM部コラム選択回路 555 は、データレジスタ511を順次選択し、対となるデータ入出力節点 T<sub>DR</sub> と T<sub>DB</sub> を SAM部入出力パッファ 124 に接続する。選択されるデータレジスタ 511 は、外部入力されるシリアルクロックをトグルする毎に1 ずつシフト



特開平 1-128296(9)

する。

(2) 第1図(a)は第1の実施例のコラム系回路図を 表す。 第 1 図 (a) に示すコラム系回路 500 のデュア ルポートメモリの腕出し動作および奪込み動作を 以下に説明する。メモリセル 530 内配位データを 外部に臨み出す場合、外部入力されたデータをメ モリセル 530 に書き込む場合において、それぞれ RAMポートを用いる場合と SAMポートを用いる場 合の2通りがあり、合計4通りのデータ読出しま たは母込みモードがある。第1の実施例において、 メモリセル 530 から出力ポートに至る読出し回路 系は、競出し動作を通じて、演算制御回路 506 か (2 HIGH UNI). Gauge ら出力される制御クロック信号 Ø BWAPY P BW1, P BW1 をLOWレベルに設定するととにより、従来のアユ アルポートメモリにおける読出し動作と同様な動 作が可能である。また、入力ポートからメモリセ ル 530 に至る書込み回路系は、外部入力データ書 込み動作を通じて前配制御クロック信号 Ø BWAR を HIGH レベル、 \$SWAP, \$SW1, \$SW2 を LOW レベルに 設定することにより、従来のデュアルポートメモ

31

レベルに切り換え、メモリセル 530 にデータを再替込みする。ビット 顔 BL を切り離した状態では、寄生容量 C<sub>B1</sub>, C<sub>B2</sub> が除かれているので、センス回路 508 の感度向上、動作時間の短縮等の効果があり有利である。なか、センス回路 508 の動作の前後で制御クロック信号 φ<sub>BVAP</sub> をスイッチングすることは、後述の論理演算の説明では、非論理演算モードすなわち論理演算内容として(説出し/替込み)が指定された場合に相当する。

(3) 次に、メモリセル 530 に記憶されたデステイネーションデータとデータレジスタ 511 にセットされたソースデータで論理演算を行い、メモリセル 530 に演算結果を書き込む場合について以下に動作説明をする。説明の都合上、データレジスタ 511 には RAM部 501 から 8AM部 502 へのデータ転送または 8AMポートからの外部データ入力により、既にソースデータがセットされているとする。

(OP-1)初期状態で、対となるビット線 BLとBL は等しく電位 Vcc にブリチャージされている。創 リにおける客込み動作と同様な助作が可能である。 なお、制御クロック信号が上記のレベルに設定された場合、 MOS トランジスタ Q1, Q2 は導通状態、 MOS トランジスタ Q3~Q6, Q5, Q6 は非導通状態 であり、交換回路 505 および委似信号電圧発生回 路 506 は、院出し動作および登込み動作を通じて 待機状態を維持する。

また、データ競出しまたは外部データ格込みにおいて、制御クロック信号をWAPをセンス回路 508 動作の前後でスイッチングすることも可能である。 すなわち、メモリセル 530 からセンス回路 508 に信号電圧が出力された後、制御クロック信号をWAPをHIGH から LOW レベルに切り換え MOSトランジスタQ1、Q2を非導通状態にする。一方、MOSトランジスタは、非導通状態を維持しているので、センス回路 508 は寄生容量 CB1、CB1 が大なるビット 級 BL・BL から切り離される。 この状態でセンス回路 508、リストア回路 509 の間に動作させ、メモリセル 530 の出力信号電圧の検出増幅を行う。しかる後、再び制御クロック信号をWAPを HIGH

32

御クロック信号 øpt は LOW レベルに設定されてか り、 MOSトランジスタ Q11, Q12 はいずれも非溶通 状顔である。釧御クロック信号ゥnは高電位、例え は電源電圧を Vcc. N-ch MOS トランジスタ Q7, Q 8 の閾値電圧を V<sub>THN</sub> とすると単位(V<sub>cc</sub>-V<sub>THN</sub>) に設定されてかり、センス回路 508 は符機状態で ある。制御クロック信号からは低電位、例えば接地 電位をVan. P-ch MOS トランジスタの閾値電圧を VTHP とすると電位(Vss + VTHP)に設定されており、 リストア国路 509 は待機状態である。外部入力の 論理演算コードをデコードするデコーダ回路 554 は待機状態において非論理演算モード、すなわち RAM 部 501 と 8AM 部 502 の間でデータ伝送を行う 相合を含み BAMポートまたは SAMポートからデー タ院出しまたは甞込みを行うモードを指定してい る。との時、演算側御回路 506 から出力される側 御クロツク信号 ÞWWAP は HIGH レベル、ÞSWAP。ÞSWI、 ∮swa はLOWレベルである。 従つて、 MOSトラン ジスタ Q1, Q2 は導通状態、 Q3~Q6, Q5, Q6 は非 導通状態であり、交換回路 505 および疑似信号化



特閱平 1-128296(10)

圧発生回路 506 は共に符模状態である。

(OP-2) では、外部入力された論理演算コードをデコードし、論理演算の別を示す信号としてビット 線対 BL. BL 毎に配置された演算制御回路 506 に出力する。

(OP-3) ロウ選択回路 550 を動作させ、外部入力されたX アドレスに基づいて一対のワード線WL とダミーワード線WL を選択する。選択ワード線WL 上のメモリセル 530 およびダミーワード線WL 上のダミーセル 531 では、選択用 MOS トランジスタが導通状態になり、デスティネーションデータに対応した借号電圧がピット線間の電位差としてピット線上に現れる。信号電圧は、ピット線BL、BL の寄生容量  $C_{B1}$ ,  $C_{B2}$ 、センス回路入出力節点  $T_{BA}$ ,  $T_{BA}$  の寄生容量  $C_{B11}$ ,  $C_{B2}$ 、 メモリセル 530 内キャパシタ  $C_{G}$ , ダミーセル 531 内キャパシタ  $C_{G}$  の書級電荷量に依存する。ピット線上 の信号電圧は、導通状態にある MOS トランジスタ Q1, Q2 を介して、センス回路の入出力節点  $T_{BA}$ ,  $T_{BA}$  に 印加される。

35

り、センス回路入力節点対には直流定電圧電源553の電位差( $V_{\pi}-V_{L}$ )に相当する疑似信号電圧が印加される。すなわち、メモリセル出力信号電圧が段似信号電圧に置き換えられるのである。また、制御クロック信号  $\phi_{SW2}$  がHIGH レベルの時、MOSトランジスタ  $\overline{Q6}$  と  $\overline{Q6}$  は共に導通状態であり、センス回路 508 の入力節点  $T_{SA}$  は HIGH レベルの  $V_{L}$  に接続される。 すなわち、センス回路入力節点  $\overline{T}_{SA}$  は HIGH レベルの  $V_{\pi}$  に接続される。 すなわち、センス回路入力節点対には上記疑似信号電圧と反対の符号を有する疑似信号電圧ー( $V_{H}-V_{L}$ )が印加され、メモリセル出力信号電圧と置き換えられる。

(OP-6) 例御クロック倡号  $\phi_N$  のレベルを高電位から低電位、すなわち電位トランジスタの  $(\nabla_{CC} - \nabla_{THN})$  から  $\nabla_{8.8}$  に終やかに降下させ、センス回路508 を動作させる。この時、センス回路入出力節点の寄生容量  $C_{8.4}$  かよび  $C_{8.4}$  の 9 ち 10 レベル側の容量から電荷がセンス回路 5 0.8 を介して放電され、10 0.0 レベル側センス回路入出力節点の電位は  $\nabla_{8.8}$  レベルまで降下する。 すなわち、メモリセ

(OP-4) 創御クロック個号  $\phi_{SWAP}$  を LOW レベル に切り換え、MOS トランジスク Q1 , Q2 を非導通状態にする。 ところで MOS トランジスタ Q3 , Q4 は特徴状態より非導通状態を維持している。 従つて、センス回路 508 の入出力節点  $T_{SA}$  、 $T_{SA}$  は大きな寄生容量を有するビット  $\partial BL$  、 $\partial BL$  から切り離された状態となる。

(OP-5) 液質制御回路 506 は、論理淡భ内容とデータレジスタ 511 上のソースデータ K 応じて、制御クロック B 号 B 野 B 工 K 比 B 要 B の出力 B 任 B 医 B E B

36

ル出力信号電圧または前配疑似信号電圧の増幅が 行なわれる。

(OP-7) 制御クロック信号  $\phi_P$  のレベルを低電位から高電位すなわち電位  $(V_{88}+V_{TPP})$  から  $V_{cc}$  まで上昇させ、リストア回路 509 を動作させる。



特開平 1-128296(11)

(OP-9) 各制御クロック信号のレベルを特徴状態のレベルに戻し、次の演算要求を待つ。

一例として、メモリセル 530 Kデステイネーシ ョンデータ \* 0 \* 、データレジスタ 511 にソースデ - タ \*1 \* がセットされている状態で OR 演算を実 行し、 資算結果をメモリセル 530 に移き込む動作 を以下に述べる。デュアルポートメモリ内で用い られる 2 レベル電圧とデータとの対応関係につい ては、以下のように仮定する。ピット線 BL に接 続されたメモリセル 530 の場合、データ入出力時 にピット顔の電位が HIGH レベルとなる場合をデー タ\*1\*に、またLOWレベルとなる場合をデータ\*0\* に対応づける。ヒット線 BL に接続されたメモリ セル 530 については、上記関係と反対の関係を用 いる。データレジスタ 511 については、データレ シスタ入出力節点 TpR の電位が HIGH レベルとな る場合をデータ\*1\*に、またLOWレベルとなる場 合をデータ "0" に対応づける。 徒つて、相補入出 力節点 T<sub>DR</sub> の電位は、データレジスタ 511 にデー ダ1゚がセットされている時 LOW レペル、データ

39

化演算結果のデータを書き込む。ことに示す例では、制御クロック信号をWAPがHIGH レベルとなり、 Pswapは LOW レベルを維持する。使つて MOSトランジスタQI、 Q2 は導通状態となり、メモリセル 530 にはデータ・1 で に対応する HIGH レベル電圧がリストア回路 509 によつて印加される。最後に、上述のデュアルポートメモリ内で用いられる 2 レベル電圧とデータの対応関係を想定し、 O B 演算を含め各種論理演算と制御クロック信号 Pswap、 Psw の電圧レベルとの対応関係を第8 図に示す。

上述の動作説明から明らかなように、本発明の 半導体記憶装置では、メモリセル 530 の出力信号 電圧と書込みデータに対応した疑似信号電圧から センス回路 508 の入力信号電圧を選択する操作と、 動作時にセンス回路 508 およびリストア回路 509 の共通出力節点に現れる電圧または共通相補出力 節点に現れる電圧からデータ 審込用メモリセル530 の印加電圧を選択する操作を組み合わせて論理液 算を行つている。さらに、上配選択に用いる MOS -0-がセットされている時 HIGH レベルになる。 なか、 2 レベル電圧とデータの対応関係について 特に制約はなく、他の対応関係も可能である。

まず、メモリセル 530 化はデステイネーション データ\*0\*が記憶されているので、メモリセル530 選択時にピツト線 BL の単位は LOW レベル、ビッ ト殻 BL の低位は HIGH レベルとなり、この似位差 は信号電圧としてセンス回路 508 の入力節点対に 印加される。しかる後、ピット級 BL をセンス回 路 508 の入出力節点から切り離す。次に、データ レジスタ 511 上にソースデータ 1 7 がセットされ ている場合の OP 波算において、制御クロック信号 ømm, は HIGH レペルに 創御される。従つて、 疑似 信号電圧発生回路 507 は動作状態になり、データ \*1\* だ対応する疑似信号配圧がセンス回路 508の 入力節点対 Tax Tax に印加される。ナなわち、セ ンス回路 508 の入力節点 T<sub>BA</sub> は HIGH レベル、相 補入力節点 Tax は LOW レベルになる。次に、セン ス回路 508、リストア回路 509 の順で動作させる。 母後に交換回路 505 を動作させて、メモリセル530

40

トランジスタQ1~Q6, Q5, Q6 はスイッチング動 作させているので、選択に要する時間はセンス回 路 508 の動作時間に比べて十分短かく、高速な論 理演算を可能にしている。また、ピット線 BL と センス回路 508 は、メモリセル 530 からセンス回 路 508 に信号電圧を出力後、メモリセル 530 に波 算結果を審き込む時点まで切り離される。一般に ビット 
 BL の 
 S 
 E 
 S 
 E 
 S 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 
 E 
 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 C 

 出力節点 T<sub>SA</sub>. T<sub>SA</sub> の寄生容量 C<sub>SA1</sub>, C<sub>SA2</sub> に比べて 10倍以上大である。従つて、ピット線 BL をリス トア回路 509 を含めセンス回路 508 から切り離し た状態でセンス回路 508 を動作させることは、セ ンス回路 508 感度の向上、検出動作時間の短船等 の利点がある。さらに、大容量を有するビット被 BLの寄生容量Cai.Caaに対する充放電は、演算結 果をメモリセル 530 化省き込むステップだけであ り、汝算時の消費電力は通常の銃出しまたは母込 み動作と同等である。すなわち、本発明の演算回 路 503 を用いることにより、演算回路 503 を複数 搭載したことによる消費電力の増大を抑える利点

特開平 1-128296(12)

がある。

(4) 第1図(1)は本発明の第2の実施例のコラム系 ・回路図を示す。第1の実施例との檘成上の相違点 は、疑似信号電圧発生回路 507 にむいて、 MOSト ランジスタ Q5, Q6 が除去されていることである。 とれは、以下の理由による。まず、第1の契施例 では、 各込みデータの "0", "1" に対応した 2 位 類の個号電圧を出力可能を回路を疑似信号電圧発 生回路 507 に用いた。これら疑似信号電圧は、セ ンス回路 508 で検出増幅され、メモリセル 530 へ の督込みまたは再書込み動作時に交換回路 505 を ・介してメモリセル 630 に印加される。これにより メモリセル 530 化データが審き込まれる。さて、 群込みデータに対応した電圧は、センス回路 508 またはリストア回路 509 から交換回路 505 を介し てメモリセル 530 に印加されることに殆且すると、 疑似信号電圧発生回路 101 の出力信号電圧を 1 種 類に減らしても同等の性能を実現可能である。す なわち、疑似信号電圧発生回路 507 の出力信号に 対応したデータと反対のデータをメモリセル 530

43

トア回路 509 化 P-ch MO8 トランジスタを用いる 例を示した。第1図(a),(b)において、センス回路 508 をリストア回路 509 として用い、リストア回 路 509 をセンス回路 508 として用いることも可能 である。との場合、ピット顔のプリチャージレベ ルは、VecレベルよりもVeeレベルよりに設定さ れる。また、聚似信号電圧発生回路 507 , 交換回 路 505 ,トランスファゲート 510 を P-ch MOSト ランジスタで榕成するととも、さらに CMO8 で楔 成することも可能であり、同等の効果を得る。 (5) 第2図は本発明の第3の契施例のコラム系ブ ロツク図を示す。第2図は、メモリアレイを第1 分割构成した図であり、第1または第2の実施例 における BAM部 502 を第 2 の RAM部に置き換えた 模成に相当する。第1,第2サブメモリアレイ601, 602 には、独立の入出力ポートを持たせることも てきるし、また入出力ポートを共通化することも 可能である。第3の実施例において、メモリセル アレイを含む第1,第2コラム系回路 603,804 は、

第2の実施例は、制御クロック信号 \$\rightarrow swa が不要であり、演算制御回路 506 および 疑似信号 軍圧発生回路 507 の構成が倒累化されるので、論理演算回路系を高密度化できる利点がある。

第 1 図の第 1 および部 2 の実施例では、センス 回路 508 に N-ch MOS トランジスタを用い、リス

44

第1図(a) または(b) 中のメモリアレイ 504 を含むコラム系回路 500 と同様である。第2図中、第1サブメモリアレイ 601、第2サブメモリアレイ 602 は、コラム系回路 603, 604 の節点  $T_{DR(j)}$ ,  $T_{SA(j)}$ ,  $T_{DR(j)}$ ; (1=1,2) を対となるコラム系回路間で交差接続して連結される。



#### 特関平 1-128296(13)

ネーションデータと第1サプメモリアレイ 601 内 のソースデータとの論理演算を行い、演算結果を 第2サブメモリアレイ 602 に独き込む場合も同様 である。ただし、論理演算時に第1サブメモリア レイ 601 から第2サプメモリアレイ 602 化ソース データを供給すること、第2サプメモリアレイ602 内のビット線対 BL2、BL2 毎に配置された論理演 算回路を用いて論理演算を行うとと。 が異なる。 ・ (6) 第4の実施例として、第1または第2の実施 例における SAM部データレジスタ 511 をインパー タ並列回路でも、 ROMでも用いられるセルに置き 換えた構成も可能である。さらに、ワード級方向 に並んだ BOMセルラインを複数搭収し BOM部ワー ド級選択回路を付加することによつて、外部入力 信号によつて BAM部へ供給するデータを切り換え る構成も可能である。また、ROMセルの代りにP ROM セル、 BPROM セル . EEPROM セルを用いるこ ともできるoiなお、 BOMセルを用いた場合は、B OM部用のコラム選択回路は不要である。 論理液 算動作は第1または解2の実施例と同様であり、

48

力し上配交換回路 505 と疑似信号電圧発生回路507 に制御信号を出力する演算制御を用いて演算回路 503 を構成している。その為、交換回路 505 の動 作により、メモリアレイ 504 を波算回路 503 に切 り別けて寄生容量の影響を除きセンス回路 508 に 入力される論理機幅の小さいメモリセル出力借号 を疑似信号電圧発生回路 507 で操作して波算を行 **うととが可能であり、大振幅信号を用いて論理派** 算を行う場合に比べて、論理演算に要する時間を 考しく短縮できる利点がある。さらに、ビット級 の寄生容量Cal.Casに対する充放電は、半導体配 位装置の全消費電力に与える影響が大きく論理波 算に伴う充放電の回数が問題となるが、本発明の 演算回路 503 を用いるととにより、前述の寄生容 量に対する充放館を演算結果のメモリセル 530 啓 込みステップだけに限定できる。すなわち、放箕 時の消費電力は、通常の銃出しまたは暫込み動作 時と同程度であり、 演算回路 503 を搭載したこと による消費電力の増大を抑える利点がある。

従つて、演算回路を複数搭載し例えばピット線

路 606 を動作させて一対のワード線 WL' とダミー ワード敲WL'を選択する。との時、選択されたワ ード線上のメモリセルおよびダミーワード線上の ダミーセルにおいて選択 MOSトランジスタが導通 状態になり、メモリセルの配億データに対応した **信号電圧が対ヒット額間の電位差としてヒット線** BL上に現れる。 センス回路を動作させ、信号電 圧を検出増幅する。次に、リストア回路を動作さ せ、検出結果に基づきメモリセルに再書込みを行 う。 ととで、 節点 Tsas は、 第2サブメモリアレイ 602 におけるセンス回路をよびリストナ回路の入 出力節点である。また、 Taxa は対となる相補入出 力節点である。従つて、センス回路およびリスト ア回路動作時には、選択されたメモリセルの配位 データに対応した 2 レベル電圧が上記入出力節点 T<sub>SA2</sub> および相補入出力節点 T<sub>SA2</sub> に得られる。上 記 2 レベル電圧は、節点 T<sub>BA2</sub> と T<sub>DR1</sub> または T<sub>BA2</sub> と Tng: を介して第1サブメモリアレイ 601 内の第 1 コラム系回路 603 に供給される。

なお、第2サプメモリアレイ 802 内のデステイ

47

同等の効果を得る。

(7) 最後に、第1~第4の実施例では、何れもRAM 部メモリセル 530 にダイナミック形メモリセル 530 にダイナミック形メモリセル を適用した例を示したが、本発明の半導体配像装置は、メモリセル 530 に対する制約はない。すなわち、スタテイック形メモリを適用して同様を半導体配像装置を構成可能であり、同等の効果を得る。さらに、スタテック形メモリセルを用いた場合は、メモリセルサイズが大型であることから、論理演算回路を限られたコラムピッチ内に配置しるいというレイアクト設計上の利点がある。

#### 〔発明の効果〕

以上説明したように、演算回路を搭載した本発明の半導体記憶要留では、センス回路 508 と、対ビット級 BL・BL 間で信号を入れ換える交換回路 505 と、センス回路 508 の一対の入力節点 T<sub>8A</sub>、 T<sub>8A</sub> に書込みデータに対応した疑似信号電圧を供給する疑似信号電圧発生回路 507 と、論理演算の別を示す信号とソースデータに対応した信号を入



対ととに配置するような場合に本発明で用いた漢 算回路 503 を適用すれば、消費電力の増大を抑え つつ高速な論理演算が可能であり、論理演算のス ループットを向上させる上で極めて効果が大であ る。

#### 4. 図面の簡単な説明

第1図(a),(b)は本発明の第1,第2の実施例の コラム系回路図、

第2図は本発明の第3の実施例のコラム系プロック図、

第3 図は従来のデュアルポードメモリの主要部分を示す回路図、

第4図は第3図の回路の改良の回路図、

第5図は従来の次算回路の回路図、

第6.図は従来の演算回路周辺のコラム系回路図、

第7図は其理値表図、

第8図は制御クロック信号の出力(第1図(a)用) を示す図、

第9図は制御クロック信号の出力(第1図(6)用)

51

209 … 汝భ部

210 … 資算回路 アレイ

301 ··· NOR ₺ - ト

302 ... NAND & - 1

303 … ラッチ回路

304, 305 … 切換之回路

307, 553 … 直流定電圧源

403 … 汝算部

405, 508 …センス回路

406,509 … リストア回路

501 ··· RAM 部および改算部

、505 … 交換回路

506 … 演算制御回路

507 … 疑似信号電圧発生回路

531 …ダミーセル

552 … 制御クロック発生回路

554 … デコー ド回路

Q1~Q10 … MO8 トランジスタ

C<sub>B1</sub>, C<sub>B2</sub> … ヒット線の寄生容量

Cani, Cani … センス回路入出力節点の寄生容量

を示す図である。

101. 40 ···· RAM 部

102, 402, 502 ··· SAM 部

103, … トランスフアーゲート部

106, 504 … メモリセルアレイ

107, 530 … メモリセル

108, 551 ··· BAM 部コラム選択回路

109, 124 … 入出力パップア

110, 211 … 演算回路

407, 503 … 演算回路

111 ··· BAM 部.データバス

112, 212 … 演算コードデコーダ

117, 550 … ロウ選択回路

120 … データレジスタアレイ

121, 511 … データレジスタ

122, 655 ··· SAM 部コラム避択回路

123 … アドレスポインタ

125 ··· SAM 部データバス

131, 510 … トランスフアゲート


52

C<sub>B1</sub>′, C<sub>B2</sub>′ … センス回路入出力節点の寄生容量を含む ビット線の寄生容量


ø, ø, … 制御クロック信号

 $T_{DR}$ ,  $\overline{T_{DR}}$ ,  $T_{SA}$ ,  $\overline{T_{SA}}$   $T_{DR1}$ ,  $\overline{T_{DR1}}$ ,  $T_{SA1}$ ,  $\overline{T_{SA1}}$   $T_{DR2}$ ,  $\overline{T_{DR2}}$ ,  $T_{SA2}$ ,  $\overline{T_{SA2}}$ 


等許出願人 日本電信電話株式会社 代 理 人 弁理士 玉 蟲 久 五 郎 (外2名)




本発明の第1の実施例のコラム系回路図 第 1 図 (a)




本発明の第2の実施例のコラム系回路図 第 1 図 (b)




本発明の第3の実施例のコラム系ブロック図 第 2 図






従来の第3図の装置の改良の回路図 第 4 図



従来の演算回路の回路図 第 5 図




第 5 図に示す演算回路周辺のコラム系回路図

第6図

(競出し/奪込み)		(OR)	(AND)	(EOR)		
M∖R	0 1	M\R 0 1	M\R 0 1	M\R 0 1		
0 1	[] []	0 60 1	0 0 0	0 0 0		
(NOT)		(NOR)	(NAND)	(-致)		
M\R	0 1	M\R 0 1	M\R 0 1	M\R 0 1		
0 1		0 1 0	0 [1 [1] 1 [0]			
(C M\R	LRO)	(CLR1) M\R 0 1				
0 1	000	0   1   1				

算理值表図 第7図



制御クロック信号の出力(第1図(a)用)図 第 8 図

L

Н

Н

Н

L

CLR1

レジスタデータ	<b>"</b> o"			"1"		
論理演算	PSWAP	<b>∮</b> SWAP	PSW1	<b>∳</b> S¥AP	PSWAP	ØS₩1
銃出し/雪込み	Н	L	L	Н	L	L
OR	Н	L	L	Н	L	Н
AND	L	H	Н	Н	L	L
EOR	Н	L	L	L	Н	L
NOT	L	Н	L	L	н	L
NOR	L	Н	L	L	Н	Н
NAND	Н	L	Н	L	Н	L
. 一致	L	Н	L	Н	L	L
CLRO	L	H	Н	L	Н	Н
CLRI	Н	L	н	Н	L	Н

制御クロック信号の出力(第1図(b)用)図 第 9 図